

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2002-72961

(P2002-72961A)

(43) 公開日 平成14年3月12日 (2002.3.12)

(51) Int.Cl. ⁷	識別記号	F I	テマコード (参考)
G 0 9 G 3/28		G 0 9 G 3/20	6 1 2 U 5 C 0 5 8
3/20	6 1 2		6 4 1 E 5 C 0 8 0
	6 4 1		6 4 2 C
	6 4 2	H 0 4 N 5/66	1 0 1 B
3/288		G 0 9 G 3/28	E

審査請求 未請求 請求項の数11 O L (全 17 頁) 最終頁に続く

(21) 出願番号 特願2000-261605 (P2000-261605)

(22) 出願日 平成12年8月30日 (2000.8.30)

(71) 出願人 599132708

富士通日立プラズマディスプレイ株式会社
神奈川県川崎市高津区坂戸3丁目2番1号

(72) 発明者 金澤 義一

神奈川県川崎市高津区坂戸3丁目2番1号
富士通日立プラズマディスプレイ株式会
社内

(74) 代理人 100070150

弁理士 伊東 忠彦

Fターム (参考) 5C058 AA11 BA01 BA08 BB25

5C080 AA05 BB05 DD03 EE29 HH02

HH04 HH07 JJ02 JJ04 JJ05

JJ06


(54) 【発明の名称】 プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法

(57) 【要約】

【課題】 本発明は、黒レベル表示の輝度を可能な限り抑えたプラズマディスプレイ装置を提供することを目的とする。

【解決手段】 プラズマディスプレイ装置は、縦横に配置された表示セルを有するプラズマディスプレイパネルと、表示セルごとに表示データの有無を検出するデータ検出回路と、データ検出回路の検出結果に応じて動作し、表示データが存在する表示セルに対しては表示データの表示が開始される直前にリセット放電を実行し、表示データが存在せず黒表示となるセルに対してはリセット放電を実行しない駆動回路を含む。

本発明の原理を説明するための図



【特許請求の範囲】

【請求項1】セル毎に表示データの有無を検出し、表示データが存在して黒以外の表示となるセルに対しては該表示データの表示が開始される前にリセット放電を実行することを特徴とするプラズマディスプレイパネルの駆動方法。

【請求項2】前記表示データの表示の前に、リセット走査期間とリセット放電期間とを含むリセットサブフィールドが設けられてなり、該リセット走査期間において前記表示データの有無の検出結果に応じて走査電極とアドレス電極との間でリセット走査放電を実行し、該リセット放電期間において該リセット走査放電の行われたセルにおいて、前記リセット放電を実行することを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。

【請求項3】前記リセット走査期間に前記走査電極に印加する電圧は、前記表示データの表示のためのアドレス放電時に該走査電極に印加される電圧よりも高い電圧であることを特徴とする請求項2記載のプラズマディスプレイパネルの駆動方法。

【請求項4】前記リセット走査期間に前記走査電極に印加するパルスは、前記表示データの表示のためのアドレス放電時に該走査電極に印加されるパルスよりも時間幅が広いパルスであることを特徴とする請求項2記載のプラズマディスプレイパネルの駆動方法。

【請求項5】前記リセット走査期間において複数本の前記走査電極に同時に電圧を印加して、複数の表示ラインにおいて同時に前記リセット走査放電を実行することを特徴とする請求項2記載のプラズマディスプレイパネルの駆動方法。

【請求項6】黒表示が所定期間以上連続する場合には、黒表示が連続するセルに対して定期的に更にリセット放電を実行することを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。

【請求項7】前記表示データの表示のための期間に応じて前記リセット放電を実行するための期間を設定することを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。

【請求項8】前記リセット放電を1フレーム或いは1フィールドに複数回実行することを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。

【請求項9】該表示データが存在する表示セルに対しては該表示データの表示が開始される前に前記リセット放電を複数回実行することを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。

【請求項10】1フレームは、前記リセットサブフィールドと、前記表示データの表示のための複数のサブフィールドを含み、該複数のサブフィールドの少なくとも何れかに該表示データが存在するセルにおいて、該リセットサブフィールドにおける前記リセット放電が行われる

ことを特徴とする請求項2記載のプラズマディスプレイパネルの駆動方法。

【請求項11】複数の表示セルを有するプラズマディスプレイパネルと、

該表示セルごとに表示データの有無を検出するデータ検出回路と、該データ検出回路の検出結果に応じて動作し、該表示データが存在する表示セルに対しては該表示データの表示が開始される前にリセット放電を実行するよう制御される駆動回路を含むことを特徴とするプラズマディスプレイ装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、一般にプラズマディスプレイ装置に関し、詳しくは表示コントラストを改善したプラズマディスプレイ装置に関する。

【0002】

【従来の技術】プラズマディスプレイパネルは、電極が形成された2枚のガラス基板に挟まれた100ミクロン程度の空間に放電用のガスを満たし、電極間に放電開始以上の電圧を印加することで放電を発生させ、放電によって発生した紫外線により基板上に形成された蛍光体を励起発光させ表示を行う素子である。

【0003】図1は、プラズマディスプレイ装置の概略的構成を示す図である。

【0004】表示パネル10には、平行に配置された第1電極14および第2電極15が形成され、それらに直交するように第3電極16が形成されている。第1電極14と第2電極15とは、主に表示発光を行うための維持放電を実施する電極である。この第1電極14と第2電極15との間に、繰り返し電圧パルスを印加することで維持放電を行う。さらに、何れかの電極は表示データを書き込む際の走査用電極としても機能する。一方、第3電極16は発光させる表示セル17を選択するための電極であり、第1または第2電極の一方と第3電極16との間に、放電セルを選択するための書込み放電を行う電圧を印加する。これらの第1電極14、第2電極15、及び第3電極16は、目的に応じた電圧パルスを発生するための駆動回路である第1駆動回路11、第2駆動回路12、及び第3駆動回路13に各々接続されている。

【0005】図2は、図1に示した装置の表示パネル部10を詳しく説明するための図である。

【0006】第1電極14であるX電極と第2電極15であるY電極とが平行に配置されている。ここでは表示ラインL1からL4までの電極を示している。さらに、第3電極16であるアドレス電極と、放電セルを仕切るための隔壁18が形成されている。放電動作に関しては、後に詳細に説明する。

【0007】図3は、駆動シーケンスを説明するためのフレームの構成を示した図である。

【0008】プラズマディスプレイパネルの放電は、オンまたはオフの2値の状態しかとれないために、発光の回数で明るさの濃淡つまり階調を表現している。それを効率良く実行するために、フレームを複数の例えば10個のサブフィールドに分割する。各サブフィールドはリセット期間、アドレス期間、維持放電期間（サスティン期間）により構成される。リセット期間においては、前のサブフィールドでの点灯状態に関わらず全てのセルを初期状態、例えば壁電荷を消去した状態にするための操作が実行される。アドレス期間においては、表示データに応じてセルのオンやオフの状態を決めるために、選択的な放電（アドレス放電）が行われ、セルをオン状態とする壁電荷が形成される。維持放電期間においては、アドレス放電が実行されたセルで放電を繰り返し、所定の光を出す。維持放電期間の長さつまり発光回数は、それぞれサブフィールドで異なっている。例えば、第1サブフィールドから第10サブフィールドの発光回数の比率を、1:2:4:8:~:512とし、表示するセルの輝度に応じてサブフィールドを選択して放電させる事で、任意の階調表示が行える。

【0009】図4は、リセット放電の発光状態を示す図である。

【0010】プラズマディスプレイパネルにおいて黒表示を行う場合は、全く放電をさせない事が望ましい。しかしセル空間にイオンや準安定原子等が殆ど存在しない状態では、電極間に所定の電圧を印加しても、アドレス放電が発生しない事がある。これを避けるために、定期的に、全てのセルで放電を行っている。

【0011】定期的放電の方法には2つあり、一方は図4の(a)に示すように第1サブフィールドの開始時に、所定強度以上の強さをもった放電を実施する方法であり、他方は図4の(b)に示すように全サブフィールドのリセット期間で小規模な放電を行う方法である。このような手法で、約300~600:1程度の暗室コントラストが得られる。具体的には黒表示部分の明るさが、 1 cd/m^2 以下となる。さらにまた両者の組合せとして、微弱発光のリセットをフレームまたはフィールドに1回実施する方法もある。この場合は、3000:1程度の暗室コントラストが実現できるが、完全な黒表示とはならない上、安定動作の課題が残っている。

【0012】図5は、プラズマディスプレイパネルを駆動する駆動波形を説明する図である。

【0013】図5に示すのは、あるフレームの最初のサブフレーム（例えば図4(a)におけるSF1）での駆動波形である。

【0014】リセット期間では、X電極に放電開始電圧以上の高い電圧、例えば300V（図3(b)のVw）のパルスを印加する。このパルスの印加によって、前のサブフィールドの点灯状態に関わらず全てのセルで放電が発生し、壁電荷が形成される。次にこのパルスを取り

去ると、壁電荷自身の電圧によって再度放電を開始するが、電極間には電位差が無い為、放電によって発生した空間電荷は中和して壁電荷の無い均一な状態が実現できる。なお、殆どの電荷は中和するが、多少のイオンや準安定原子は放電空間内に留まり、アドレス放電を確実に発生させるための種火として作用する。これは一般的に種火効果またはプライミング効果と呼ばれている。

【0015】その後アドレス期間においては、走査用電極であるY電極に走査パルス（図5(c)の電圧-Vy）を印加すると共に、点灯させるセルのアドレス電極にはアドレスパルス（図5(a)の電圧Va）を印加して放電を行う。この放電はX電極側にも広がり、X電極とY電極間には壁電荷が形成される。この走査を全ての表示ラインに渡って実行する。

【0016】更に維持放電期間においては、Vs電圧（約170V）からなる維持パルス（サスティンパルス）を繰り返し印加する。アドレス放電により予め壁電荷が形成されたセルにおいては、維持パルス電圧に壁電荷の電圧が上乗せされるため、放電開始電圧以上の電圧となり放電を開始する。アドレス放電を行わなかったセルにおいては、壁電荷が存在しないために放電は開始しない。

【0017】図6は、図5のリセット放電を実施しないサブフィールドにおける駆動波形である。

【0018】図6に示されるサブフィールドは、図4(b)のSF1乃至SF10に対応する。リセット期間では、Vb電圧（図6(b)）からなる傾きの緩やかな消去パルスを全てのセルに印加する。これによって、前のサブフィールドで点灯していたセルでは放電が発生して、壁電荷が消去される。アドレス期間および維持放電期間の動作は図5と同様である。

【0019】図7は、図2とは異なる構成の表示パネル部を説明するための図である。

【0020】図7の表示パネル部10Aにおいては、アドレス電極A1乃至A4に交差するように、表示電極であるX電極とY電極を交互に等間隔で配置し、全ての電極の隙間を表示ライン（L1、L2、...）として活用する方式であり、ALIS方式（Alternate Lighting of Surfaces）と呼ばれるもので、特許公報第2801893号に開示されている。全ての電極の隙間を表示ラインとして活用するため、電極数は図2に示す構造の約半分済み、低コスト化、高精細化に有利な方式である。

【0021】図8は、ALIS方式の発光原理を示す図である。

【0022】全ての電極の隙間が表示ラインとなるため、全ての表示ラインを同時に点灯させる事は出来ない。よって、奇数ラインと偶数ラインの点灯を時間的に分離して発光表示を行う。

【0023】図9は、ALIS方式のフレームの構成を

示す図である。

【0024】1フレームは2つのフィールドに分割され、さらに各フィールドは複数のサブフィールドから構成される。第1フィールドでは奇数ラインの表示を行い、第2フィールドでは偶数ラインの表示を実施する。

【0025】図10は、ALIS方式の駆動波形を示す図である。

【0026】ALIS方式の駆動に関する詳細は、特開2000-075835に示されている。リセット期間では傾きの緩やかな最初のパルス(図10(c)及び(e)の電圧 V_{wy})で微弱な書込放電を行い、後半のパルス(図10(c)及び(e)の電圧 $-V_{ey}$)で消去放電を行う。これらの放電はいずれも微弱であるため、発光量が低く抑えられる。よって、全てのサブフィールドで全セルを対象に、このリセット放電を実行しても黒レベルの輝度が上がることは無い。図4の(b)に相当する形態である。

【0027】

【発明が解決しようとする課題】上述のように、駆動波形やシーケンスの工夫によって黒表示の輝度をある程度まで抑えることが可能であり、暗室でのコントラスト比は、300:1~600:1或いは3000:1のレベルまで達成されている。また、小領域での白輝度は500cd/m²程度まで達成されているが、実際に使用する表示装置の形態ではパネルの前面に、光の透過率が50~60%程度の光学フィルタを配置し、パネル表面での外光反射による明室のコントラスト低下を防いでいる。従って、パネル単体で500cd/m²であっても、フィルタ透過後の輝度は300cd/m²以下となってしまう。市販のCRTによるテレビの場合、500cd/m²程度ピーク輝度があり、プラズマディスプレイとしても、ますます高輝度化が必要になってくる。これらの要求から、より高輝度の出せる蛍光体材料等が開発、適用されているが、同時に黒レベルの輝度も上昇することになる。フィルタを装着した状態で暗室コントラストが500:1であり、ピーク輝度が500cd/m²の場合、黒レベルの輝度は1cd/m²になる。暗室に近い状態で映画等を見る場合、1cd/m²程度でも明るく見え、表示の品質を低下させる結果となる。CRTの場合は、限りなく0cd/m²に近い状態が実現できており、プラズマディスプレイの場合もこれを実現することが待ち望まれている。図11は、従来技術における外部からの映像信号とプラズマディスプレイパネルの動作との関係を示す。

【0028】図11は、(a)フレーム、(b)垂直同期信号(V_{sync})、(c)表示データ、(d)リセット放電、(e)表示状態、及び(f)発光状態を示す。

【0029】1画面を構成する1フレームのデータ(図11(c)の表示データ)は、1フレームに対応する垂

直同期信号(図11(b)の V_{sync})毎に送られてくる。この映像信号のデータの1フレーム分を、装置内の記憶器(メモリ)に取り込む。次の垂直同期期間に、メモリからサブフィールド毎に表示データを読み出し、駆動回路に転送してパネルを動作させる。図11(d)乃至(f)に示すように、画像データが全くない黒レベルの表示であっても、リセット放電は V_{sync} 毎に繰り返す為、常にあるある程度の輝度が観測される。

【0030】以上を鑑みて、本発明は、黒レベル表示の輝度を可能な限り抑えたプラズマディスプレイ装置を提供することを目的とする。

【0031】

【課題を解決するための手段】請求項1の発明では、プラズマディスプレイ装置は、縦横に配置された表示セルを有するプラズマディスプレイパネルと、該表示セルごとに表示データの有無を検出するデータ検出回路と、該データ検出回路の検出結果に応じて動作し、該表示データが存在する表示セルに対しては該表示データの表示が開始される直前にリセット放電を実行し、該表示データが存在せず黒表示となるセルに対してはリセット放電を実行しない駆動回路を含むことを特徴とする。

【0032】請求項2の発明では、請求項1記載のプラズマディスプレイ装置において、前記駆動回路は、リセット走査期間において前記データ検出回路の検出結果に応じて走査電極とアドレス電極との間の放電を実行し、該リセット走査期間後のリセット放電期間において前記リセット放電を実行することを特徴とする。

【0033】請求項3の発明では、請求項2記載のプラズマディスプレイ装置において、前記駆動回路が前記リセット走査期間に前記走査電極に印加する電圧は、表示のためのアドレス放電時に該走査電極に印加される電圧よりも高い電圧であることを特徴とする。

【0034】請求項4の発明では、請求項2記載のプラズマディスプレイ装置において、前記駆動回路が前記リセット走査期間に前記走査電極に印加するパルスは、データ表示のためのアドレス放電時に該走査電極に印加されるパルスよりも時間幅が広いパルスであることを特徴とする。

【0035】請求項5の発明では、請求項2記載のプラズマディスプレイ装置において、前記駆動回路は、前記リセット走査期間において前記走査電極の複数本に同時に電圧を印加して、該走査電極と前記アドレス電極との間の放電を実行することを特徴とする。

【0036】請求項6の発明では、請求項1記載のプラズマディスプレイ装置において、前記駆動回路は、黒表示が所定期間以上連続する場合には、黒表示が連続するセルに対して定期的に前記リセット放電を実行することを特徴とする。

【0037】請求項7の発明では、請求項1記載のプラズマディスプレイ装置において、前記駆動回路は、デー

タ表示用のサブフィールド群の期間が短く設定された場合には、前記リセット放電を実行する期間を長く設定することを特徴とする。

【0038】請求項8の発明では、請求項1記載のプラズマディスプレイ装置において、前記駆動回路は、前記リセット放電を1フレーム或いは1フィールドに複数回実行することを特徴とする。

【0039】請求項9の発明では、請求項1記載のプラズマディスプレイ装置において、前記駆動回路は、該表示データが存在する表示セルに対しては該表示データの表示が開始される直前に前記リセット放電を複数回実行することを特徴とする。

【0040】請求項10の発明では、プラズマディスプレイパネルの駆動方法は、セル毎に表示データの有無を検出し、該表示データが存在せず黒表示となるセルに対してはリセット放電を実行せず、該表示データが存在して黒以外の表示となるセルに対してはリセット放電を実行する各段階を含むことを特徴とする。

【0041】上記発明においては、黒表示が連続するセルはリセット放電を実施しないが、黒表示が続いた後に何らかの表示を行うセルにおいては、その表示を行うフレームまたはフィールドの開始時にリセット放電を発生させる。この際の表示データ検出及びリセット放電は、表示セルごとに行なわれる。即ち、表示データの有無のチェックを表示セルごとに行ない、データありと判定された表示セルに対してのみリセット放電が生成される。以上のような操作を実施することで、表示を行うセルにのみリセット放電を確実に実施して種火効果を創出するため、黒表示部での発光をゼロに抑えたまま、点灯セルでの安定な表示放電を実現できる。この方式によれば、原理的に無限大の暗室コントラストを実現できる。

【0042】

【発明の実施の形態】以下に、本発明の原理と実施例を添付の図面を用いて説明する。

【0043】図12は、本発明の原理を説明するための図である。

【0044】図12は、(a)フレーム、(b)垂直同期信号(Vsync)、(c)表示データ、(d)表示データ検出部出力、(e)リセット放電、(f)表示状態、及び(g)発光状態を示す。

【0045】本発明においては、黒表示が連続するセルはリセット放電を実施しないことを特徴とする。但し、黒表示が続いた後に何らかの表示を行うセルにおいては、その表示を行うフレームまたはフィールドの開始時にリセット放電を発生させる。このリセット放電によって種火効果を引き出して、それに続く動作の安定化を図る。即ち、それ以降の表示のための放電が、確実に起こる状態を作っておく。

【0046】図12(f)及び(g)に示されるように、本発明においては、表示データが無く黒レベル表示

が連続する場合には、リセット放電を全く行わない。従って黒レベル表示の部分においては、限りなく0cd/m²に近い輝度が実現できる。

【0047】図12(c)に示されるようにあるフレームで表示データが入力されると、図12(d)に示されるように表示データ検出部で表示データが存在することを検出する。これによって、次の垂直同期期間で通常の表示が行われることが検出される。通常表示を開始するフレームの開始時に、図12(e)及び(g)に示されるように、リセット走査放電を実施する。この放電によって、以降のサブフィールドでのアドレス放電が確実に実行できるように種火効果を創出する。

【0048】上記の表示データ検出及びリセット放電は、表示セルごとに行なわれる。即ち、表示データの有無のチェックは表示セルごとに行なわれ、データありと判定された表示セルに対してのみリセット放電が生成される。従って、ある領域が連続して黒レベル表示されている時に、その領域の一部だけがあるフレームからデータを表示するとすると、このデータ表示対象の表示セルだけがリセット放電の対象となる。

【0049】図13は、本発明における1フレームの構成を説明する図である。

【0050】本発明においては、上記リセット動作を実現するために、リセット専用の期間を設ける(以下リセットサブフィールドと呼ぶ)。図13に示されるように、リセットサブフィールド20では、通常のサブフィールドのアドレス期間と同様に順次走査パルスとアドレスパルスを印加して書込放電を行う。即ちリセットサブフィールド20は、アドレス走査による書込放電を行うリセット走査期間21と、書き込まれたセルにおいてリセット放電を生成するリセット放電期間22とからなる。

【0051】リセット走査期間21においては、そのフレームまたはフィールド内のサブフィールドで表示を行う全てのセルが、リセット走査放電の対象となる。また、リセット走査放電を実施する直前は、黒表示が続いていたため、種火効果が低下しているため、書込放電が起きにくい。よって、通常のサブフィールドの走査パルスよりも長いパルスや電圧の高いパルスを印加して確実に放電が起きるように工夫している。

【0052】全表示ラインに対してリセット走査を実施した後、リセット放電期間22において、壁電荷を形成したセルのみが反応する電圧パルスを印加して、リセット放電を起こすことで種火効果を創出する。

【0053】以上のような操作を実施することで、表示を行うセルにのみリセット放電を確実に実施して種火効果を創出するため、黒表示部での発光をゼロに抑えたまま、点灯セルでの安定な表示放電を実現できる。この方法によれば、原理的に無限大の暗室コントラストが実現できる。

【0054】図14は、本発明の実施例によるプラズマディスプレイ装置の構成を示す図である。

【0055】図14のプラズマディスプレイ装置は、プラズマディスプレイパネル50、Y電極駆動回路51、X電極駆動回路52、アドレス電極駆動回路53、識別回路54、メモリ55、制御回路56、データ検出回路57、メモリ58、及びリセットサブフィールド波形生成回路59を含む。Y電極駆動回路51は、走査回路71、維持パルス生成回路72、リセットパルス生成回路73、及びリセット走査パルス生成回路74を含む。X電極駆動回路52は、維持パルス生成回路75、リセットパルス生成回路76、及びリセット走査パルス生成回路77を含む。図14において、データ検出回路57、メモリ58、リセットサブフィールド波形生成回路59、リセット走査パルス生成回路74、及びリセット走査パルス生成回路77が、本発明を実施するために従来構成に付加された部分である。

【0056】識別回路54には、垂直同期信号 V_{sync} 、水平同期信号 H_{sync} 、クロック信号 $Clock$ 、及びデータ信号として各々8ビットのRGB信号が供給される。識別回路54は、垂直同期信号 V_{sync} に基づいて、メモリ55にRGBデータを表示データとして書き込む。制御回路56は、Y電極駆動回路51、X電極駆動回路52、及びアドレス電極駆動回路53を制御して、メモリ55に格納された表示データをプラズマディスプレイパネル50に表示する。この際、Y電極駆動回路51の走査回路71がY電極を走査し、アドレス電極駆動回路53がアドレス電極を駆動することで、データをプラズマディスプレイパネル50に書き込むための書き込み放電が行われる。また維持パルス生成回路72及び維持パルス生成回路75によって、データが書き込まれた表示セルにおいて、Y電極及びX電極の間に維持放電が生成される。

【0057】データ検出回路57は、垂直同期信号 V_{sync} 、水平同期信号 H_{sync} 、クロック信号 $Clock$ 、及びデータ信号として各々8ビットのRGB信号を受け取る。データ検出回路57は、垂直同期信号 V_{sync} 及び水平同期信号 H_{sync} に基づいて、セル毎に入力データ信号RGBのデータの有無を検出し、データの有無を示すデータをメモリ58に書き込む。リセットサブフィールド波形生成回路59は、メモリ58のデータに基づいて、Y電極駆動回路51及びアドレス電極駆動回路53を制御して、リセットサブフィールド20のリセット走査期間21でリセット走査放電を実行する。その後リセットサブフィールド波形生成回路59は、リセットサブフィールド20のリセット放電期間22でリセット放電を生成する。

【0058】図15は、本発明の実施例による各電極のリセットサブフィールドにおける駆動波形を示す図である。

【0059】まずサブフィールドで点灯していたセルの電荷を消去するために、全セルに消去パルスを印加して消去放電を実行する。この消去パルスは前セルに印加されるが、消去放電自体は、前のサブフィールドで点灯していたセルのみに対して行われる。これは前のサブフィールドで放電していたセルには残留壁電荷が存在するため、より低い電圧で放電が開始されるからである。

【0060】次のリセット走査期間において、リセット走査パルス生成回路74が生成するパルス信号（電圧 V_{yr} ）が、通常サブフィールドのアドレス期間と同様に、走査回路71によってY電極に走査パルスとして印加される。同時にリセット走査パルス生成回路77の生成するパルス信号（電圧 V_{xr} ）が、X電極に印加される。またアドレス電極駆動回路53の生成するアドレスパルス（電圧 V_a ）が、アドレス電極に印加される。これによって、後続するサブフィールドで点灯が予定されているセルに対して放電を生成する。この操作を全表示ラインに渡り実行する。

【0061】続いてリセット放電期間において、Y電極に V_{wr} 電圧（約200V）からなるリセットパルスを印加する。このパルス電圧とリセット走査放電によって形成された壁電圧が重畳し、放電を開始し、壁電荷を形成する。パルスを取り除くと壁電荷の電圧によって再度放電を開始して電荷の中和が行われる。後続するサブフィールド群で黒表示となるセルに対しては、リセット走査放電を実行していないので、リセット放電期間においてリセット放電は発生せず発光しない。なお、リセット走査時のパルス印加時間は、通常サブフィールドの走査パルス印加時間が1.5 μs であるのに対して、例えば約2倍の3 μs 程度とする。また印加電圧も、通常サブフィールドの V_y 電圧である-150Vより高くし、例えば約180Vとする。さらに、この時X電極に印加する電圧も、通常 V_x 電圧より例えば約20V高くして、70V程度に設定する。これらの条件のように適正化することによって、確実にリセット走査放電が実施出来る。

【0062】なお、これらの電圧やパルス幅は適用するパネルの特性や、通常サブフィールドの駆動時間等に応じ適宜に設定すれば良い。また、リセットサブフィールドのみアドレスパルスの電圧を高くする事も有効である。さらにまた、消去期間で使った傾きの緩やかな消去パルスは、完全な壁電荷の中和が行われず微量な電荷が残留する。この残留の極性はY電極側にマイナス電荷が残留する極性となり、続くリセット走査放電のパルスと同極性であるため有利に働く。

【0063】図16は、本発明の実施例によるリセットサブフィールドの駆動波形の別の例を示す図である。

【0064】本発明によれば、リセットサブフィールドの期間を新たに設けることによって、他のサブフィールドに割り当てる時間が少なくなる恐れがある。それを解

消するために、複数ライン同時にリセット走査を実施することで、リセットサブフィールドの期間を短縮することが可能である。

【0065】図16の例では、3ライン同時にリセット走査パルス印加してリセット走査放電を実行している。ここで、同時に走査する3ラインのセルの中で1つでも後続サブフィールドで点灯が予定されているセルがある場合は、アドレスパルスを印加して3ラインのセルに対して同時に放電を行う。このようにすることにより、リセット走査期間を短くすることが可能となる。また、図15の場合よりもリセット走査パルスの幅を広くする事ができるために、確実に放電を起こすことが出来る。例えば、図15の例の2倍のパルス幅である約6 μ sとした場合でも、トータルで2/3倍の時間短縮となる。この方法では、点灯予定セルの上下に隣接する黒表示セルでもリセット放電による発光があるが、4ライン以上連続して黒表示となる部分ではリセット放電が実施されないために発光の無い状態となり、画面全体で見た場合の黒表示部と表示部のメリハリ（コントラスト）への影響は殆ど無い。

【0066】図17は、図15の駆動波形に従ってパネルを動作させた場合の発光を示す図である。

【0067】図17(b)に示す第1のサブフィールドと図17(c)に示す第2のサブフィールドでは、図示したような表示が予定されているため、図17(a)に示すリセットサブフィールドでは、第1及び第2の何れかのサブフィールドで点灯するセルにおいて、リセット放電を実施するようにしている。このリセット放電の発光は続くサブフィールドの発光に重なるために、視覚的に何ら違和感はない。

【0068】図18は、図16の駆動波形に従ってパネルを動作させた場合の発光を示す図である。

【0069】図18(b)に示す第1のサブフィールドと図18(c)に示す第2のサブフィールドでは、図示したような表示が予定されている。Y電極は3ライン同時に走査パルスを印加するため、図18(a)に示すリセットサブフィールドでは、3ラインを一纏まりとして後続サブフィールドのいずれかで点灯するセルが含まれる部分では、リセット放電を実施している。

【0070】図19は、本発明をALIS方式のプラズマディスプレイパネルに適用した際の各電極駆動波形の例を示す図である。

【0071】図19に示す駆動波形は、図7に示したALIS方式のパネルを図10のリセットサブフィールドの駆動波形で動かす場合に対応している。基本的な動作は図15と同様であるため説明は省略する。またこのALIS方式の場合の駆動波形でも、図16に示すように、数ライン同時にリセット走査を実施して時間を短縮することが可能である。

【0072】図20は、リセット放電パターンの別の実

施例を説明するための図である。

【0073】図20(b)及び(c)に示されるように、第1サブフィールド及び第2サブフィールドで点灯する予定のセルは、図17の場合と同一のパターンである。しかしながら図17の場合との違いとして、図20(a)に示されるように、点灯予定セルおよびその上下左右に隣接するセルを含めてリセット放電を実施している。いずれのセルをリセットするかは、リセットサブフィールド波形生成回路59で決定して制御する。このようになりリセット放電パターンを用いることで、隣接セルが近い位置にあり電荷の拡散などによる影響を受け易い高精細パネルやALISパネルの場合に、より安定した動作を実現することが出来る。

【0074】一般に、点灯セルに隣接する黒表示セルにおいて、点灯セルからの電荷の流入によってセル内の電荷状態が変化し、アドレス放電の実行等に悪影響を及ぼす可能性がある。これに対して、上記リセット放電パターンを用いれば、点灯セルに隣接する黒表示セルでもリセット走査放電を実行することで、安定な状態を確保することが出来る。この手法は、上下のセルがより近い位置にあるような高精細パネルやALIS方式のパネルにおいて特に有効である。

【0075】図21は、定期的に強制的なりリセット放電を実行する実施例を説明するための図である。

【0076】本発明によれば、黒表示が長期間連続するほど種火効果が低下し、リセット走査放電の起こる確率を低下させる結果となる。これに対処するために、本実施例では、黒表示が連続した場合、ある程度の間隔($N \times V_{sync}$)において、定期的に強制的なりリセット放電を生成する。ここで使用する駆動波形は、図15或いは図19に示した波形と同一である。

【0077】図21に示されるように、セルAはT1とT2の時点でリセット放電を行うが、セルBはセルAより1 V_{sync} 長く表示を行っていたため、1 V_{sync} 遅れてT3の時点でリセット放電を実施している。このように本実施例においては、定期的にリセット放電を起こすタイミングを、最後に表示を行った V_{sync} 期間に於いて決定している。ここで示したNの値($N \times V_{sync}$: 定期的リセット放電の周期)は、例えば10として、0.16秒周期でリセット放電を行うように構成してよい。

【0078】通常、人間の眼は50Hz以下の発光に対してはフリッカを感じるが、本発明によるリセット放電が50Hz以下～1Hzあるいは数秒間隔で発生しても、発光が微弱であるためにフリッカを感じることも不快感を感じることはない。さらにまた、定期的かつ強制的に実施する前記放電を全面同時に実行せず、セル毎に分散させる方法をとれば更に品質は向上する。

【0079】図22は、定期的に強制的なりリセット放電を実行する別の実施例を説明するための図である。

【0080】図22に示されるのは、図21に示されるのと同様な方法であるが、定期的に強制リセット放電を実施するセルを4グループに分割して実施している。それぞれのリセット放電の間隔をT0として、T1～T4に分けてリセット放電を行う。T0の間隔は0.016秒としており全画面で見た場合に全くフリッカが発生しないように設定したが、リセット放電は非常に微弱な発光であるため、数秒単位の長い周期でも視覚的に違和感はない。

【0081】図23は、表示用サブフィールドでの維持放電期間が短くなった場合にその分の時間をリセットサブフィールドに有効利用する実施例を説明する図である。

【0082】表示用のサブフィールドにおける維持放電期間が短くなった場合、即ち全体的な輝度を低く調整した場合や、表示率が高くなったときに発光回数を制限して電力を抑制するような場合には、その分の時間をリセットサブフィールドに割り当てることで、安定したリセット放電を実現することが出来る。

【0083】図23(a)には、表示サブフィールドでの維持放電による発光回数が最大に設定された場合を参照ケースとして示してある。図23(b)乃至(c)は、本実施例において、リセットサブフィールドを長く設定した場合を示す。発光回数の制限機能が動作して第1サブフィールドから第10サブフィールドまでの時間が短縮され、余裕が出た時間を用いて、リセットサブフィールドを長く設定している。

【0084】図23(b)では、余裕がでた時間を利用して、リセットサブフィールドのリセット走査パルスの幅を長くする。こうすることにより、種火効果が極めて少ない状態であっても確実にリセット走査放電を実行することができる。

【0085】図23(c)では、余裕がでた時間を利用して、リセット走査動作を連続的に2回行う。この場合も1回目の放電が不発に終わっても、2回目で放電することが出来るために、確実にリセット放電を実行することができる。

【0086】図23(d)では、余裕がでた時間を利用して、リセット走査放電後の消去放電の時間を長く設定している。例えば図19に示すような傾きの緩やかな消去パルスを用いる場合、傾きが緩やかな程発光量は抑えられるため、階調表示品質への影響が少なくなる。また上記(b)、(c)、及び(d)の幾つかを、組み合わせ実施しても良い。

【0087】図24は、1フレームに2つのリセットサブフィールドを配置した実施例を示す図である。

【0088】図24に示すように、1フレームあたりリセットサブフィールドを2回実行することで、効率的な種火効果を提供できる。

【0089】図25は、点灯状態になる数回前のリセッ

ト期間からリセット放電を複数回実行する実施例を示す図である。

【0090】図25に示すように、点灯状態になる数回前のリセット期間からリセット放電を実行するようになれば、1回目の放電が不発に終わっても、2回目で放電することが期待でき、また2回目の放電が不発に終わっても、3回目で放電することが期待出来る。このように複数回のリセット放電を試みれば、何回目かで放電が成功する可能性が高く、回数を増やすほどその可能性は高くなる。従って複数回のリセット放電を実行するように構成することで、確実にリセット放電を実現することができる。

【0091】以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。

【0092】

【発明の効果】以上の発明によれば、パネルの安定動作を損なうことなく、従来よりも黒表示の輝度を低下させることが可能であり、従来300:1～600:1であった暗室コントラストを1000:1から∞:1まで大幅に改善することが出来る。

【図面の簡単な説明】

【図1】プラズマディスプレイ装置の概略的構成を示す図である。

【図2】図1に示した装置の表示パネル部を詳しく説明するための図である。

【図3】駆動シーケンスを説明するためのフレームの構成を示した図である。

【図4】リセット放電の発光状態を示す図である。

【図5】プラズマディスプレイパネルを駆動する駆動波形を説明する図である。

【図6】図5のリセット放電を実施しないサブフィールドにおける駆動波形を示す図である。

【図7】図2とは異なる構成の表示パネル部を説明するための図である。

【図8】ALIS方式の発光原理を示す図である。

【図9】ALIS方式のフレームの構成を示す図である。

【図10】ALIS方式の駆動波形を示す図である。

【図11】従来技術における外部からの映像信号とプラズマディスプレイパネルの動作との関係を示す図である。

【図12】本発明の原理を説明するための図である。

【図13】本発明における1フレームの構成を説明する図である。

【図14】本発明の実施例によるプラズマディスプレイ装置の構成を示す図である。

【図15】本発明の実施例による各電極の駆動波形を示す図である。

【図16】本発明の実施例による電極駆動波形の別の例を示す図である。

【図17】図14の駆動波形に従ってパネルを動作させた場合の発光を示す図である。

【図18】図15の駆動波形に従ってパネルを動作させた場合の発光を示す図である。

【図19】本発明をALIS方式のプラズマディスプレイパネルに適用した際の各電極駆動波形の例を示す図である。

【図20】リセット放電パターン別の実施例を説明するための図である。

【図21】定期的に強制的なリセット放電を実行する実施例を説明するための図である。

【図22】定期的に強制的なリセット放電を実行する別の実施例を説明するための図である。

【図23】表示用サブフィールドでの維持放電期間が短くなった場合にその分の時間をリセットサブフィールドに有効利用する実施例を説明する図である。

【図24】1フレームに2つのリセットサブフィールドを配置した実施例を示す図である。


【図25】点灯状態になる数回前のリセット期間からリセット放電を複数回実行する実施例を示す図である。

【符号の説明】

- 50 プラズマディスプレイパネル
- 51 Y電極駆動回路
- 52 X電極駆動回路
- 53 アドレス電極駆動回路
- 54 識別回路
- 55 メモリ
- 56 制御回路
- 57 データ検出回路
- 58 メモリ
- 59 リセットサブフィールド波形生成回路
- 71 走査回路
- 72 維持パルス生成回路
- 73 リセットパルス生成回路
- 74 リセット走査パルス生成回路
- 75 維持パルス生成回路
- 76 リセットパルス生成回路
- 77 リセット走査パルス生成回路


【図1】

プラズマディスプレイ装置の概略的構成図を示す図




【図8】

ALIS方式の発光原理を示す図




【図2】

図1に示した装置の表示パネル部を詳しく説明するための図




【図3】

駆動シーケンスを説明するためのフレームの構成を示した図




【図4】

リセット放電の発光状態を示す図




【図5】

プラズマディスプレイパネルを駆動する駆動波形を説明する図




【図7】

図2とは異なる構成の表示パネル部を説明するための図




【図6】

図5のリセット放電を実施しないサブフィールドにおける駆動波形を示す図




【図9】

ALIS方式のフレームの構成を示す図




【図12】

本発明の原理を説明するための図




【図10】

ALIS方式の駆動波形を示す図




【図24】

1フレームに2つのリセットサブフィールドを配置した実施例を示す図




【図11】





【図13】

本発明における1フレームの構成を説明する図




【図16】

本発明の実施例による電極駆動波形の別の例を示す図




【図14】

本発明の実施例によるプラズマディスプレイ装置の構成を示す図




【図17】

図14の駆動波形に従ってパネルを
動作させた場合の発光を示す図




【図18】

図15の駆動波形に従ってパネルを
動作させた場合の発光を示す図




【図19】

本発明をALIS方式のプラズマディスプレイパネルに
適用した際の各電極駆動波形の例を示す図




【図20】

リセット放電パターン別の実施例を説明するための図




【図22】

定期的に強制的なリセット放電を実行する
別の実施例を説明するための図




【図25】

点灯状態になる回数前のリセット期間から
リセット放電を複数回実行する実施例を示す図



【図23】

表示用サブフィールドでの維持放電期間が短くなった場合に
その分の時間をリセットサブフィールドに有効利用する実施例を説明する図



フロントページの続き

(51)Int. Cl.⁷
H04N 5/66

識別記号
101

FI
G09G 3/28

キーワード(参考)
B